Leran FOC Hardware
最近想要自己设计FOC驱动板子。之前总是找别人设计，感觉时间太长；而且最近总是感觉自己太懒了，明明自己可以搞定的事情还是想要去找别人做。
知名开源项目都用了什么硬件
ODrive硬件方案
- MCU使用的是STM32F405RGT6
- 预驱使用的是DRV8301（AI告诉我的）
- MOS使用的是安森美的NTMFS4935NT1G
VESC硬件方案
- MCU使用的是STM32F40X_LQFP64
- 预驱使用的是DRV8302
- MOS使用的是英飞凌的RFS7530
SimpleFOC方案
- MCU支持多种
- 预区和MOS集成，使用DRV8313
开源方案对比
- 核心定位与设计哲学
| 特性 / 维度 | SimpleFOC | ODrive | VESC |
|---|---|---|---|
| 本质定位 | 轻量级跨平台 FOC 软件库 | 工业级高精度双轴伺服控制器 | 大功率/高电压通用电机驱动器 |
| 设计核心 | 降低学习门槛，快速验证原型 | 极致的动态响应、刚性与位置控制 | 极致的电流/电压承载力与稳定性 |
| 核心开发者 | 社区学术/DIY 爱好者团队 | ODrive Robotics (商业化公司) | Benjamin Vedder 及全球载具社区 |
- 性能指标对比（硬实力）
- SimpleFOC：微功耗到中等功率
- 电流/电压： 通常在 5V∼24V，电流 1A∼5A（取决于你外接什么驱动板，虽然它也可以接大功率板，但由于代码效率限制，很少有人用于大功率）。
- 环路频率： 电流环通常在 1kHz∼5kHz（受限于 Arduino 框架开销），对超高转速或极限动态响应的电机略显吃紧。
- ODrive（以经典 v3.6 / S1 / Pro 为例）：高动态、中大功率
- 电流/电压： 支持高达 24V∼56V，持续电流 40A∼100A（峰值更高）。
- **环路频率：**电流环高达 8kHz ~ 24kHz。处理位置反馈极为激进，能够让大功率 BLDC 瞬间锁死（如同刚性极强的伺服电机），专门优化了低速下的高扭矩平滑度。
- VESC（以 VESC 6 / 75300 为例）：超大功率、高电压
- 电流/电压： 方案覆盖 12V 到惊人的 75**V/100V，持续电流可达 100A****∼300A**。
- 环路频率： 开关频率通常在 20kHz∼30kHz。它的算法重点在于超强的高t弱磁控制、极端负载下的过流保护（防止炸管），以及强大的无感启动（ASS / HFI 算法）。
预区对比
| 对比维度 | DRV专用预驱 (如 DRV8323/8301) | 3通道通用预驱 (如 FD6288/EG3013) | 单通道/单半桥预驱 (如 IR2104/EG2104) |
|---|---|---|---|
| 芯片基本定义 | 集成三相全桥驱动+丰富模拟外设的“全家桶” | 纯粹的三相全桥（6个MOS）栅极放大器 | 单颗芯片仅负责控制1个半桥（1上+1下） |
| 典型代表项目 | VESC 6, ODrive Pro | 商业航模电调、无刷电动工具、筋膜枪 | 早期开源硬件、高压变频器、分立大功率板 |
| 上桥臂驱动架构 | 内置电荷泵 + 三倍压网络 | 传统外部自举电路（二极管+电容） | 传统外部自举电路（二极管+电容） |
| 100% 占空比支持 | 完美支持（可无限制提供静态/直流驱动） | 不支持（上桥开启一段时间后自举电容会漏电） | 不支持（必须有PWM交替开关来为自举充电） |
| 堵转与低速刚性 | 极强，适合需要无限期位置锁死的精密伺服 | 较差，长时间静态大扭矩输出易引发驱动崩溃 | 较差，受限于自举电容的电量保持时间 |
| 低母线电压生存 | 极佳（母线掉至 6V 仍能倍压出 11.5V 驱动栅极） | 较差（驱动电压强依赖母线或外部 12V 电源） | 较差（驱动电压强依赖母线或外部 12V 电源） |
| 内置电流采样运放 | 有（集成2~3路SPI可调增益低噪运放） | 无（必须在外围PCB上使用独立运放芯片） | 无（必须在外围PCB上使用独立运放芯片） |
| 内置电源 (Buck) | 有（通常集成一路可降压输出的 DCDC） | 无（需额外设计数字电源和驱动电源） | 无（需额外设计数字电源和驱动电源） |
| 可控驱动电流 (Slew Rate) | 支持（通过SPI或引脚电阻调节，完美过EMI） | 不支持（固定驱动电流，只能靠改栅极电阻） | 不支持（固定驱动电流，只能靠改栅极电阻） |
| 硬件级纳秒保护 | 极强（内置VDS过流、过温、欠压等直锁栅极） | 单一（通常仅有简单的硬件死区与欠压锁定） | 单一（通常仅有简单的硬件死区与欠压锁定） |
| PCB 布线灵活性 | 低（引脚密集，QFN/HTSSOP极考验大电流避让） | 中等（引脚相对稀疏，走线规则较常规） | 极高（3颗芯片可打散摆放，死贴对应MOS管） |
| 芯片采购综合成本 | 高/昂贵（多为欧美大厂垄断，供应链易波动） | 极低（国产化替代极多，价格低至几毛钱） | 低~中（单颗便宜，但需要买3颗且阻容翻倍） |
| 整体方案BOM面积 | 极小（免去了外置运放、DCDC及大量阻容） | 中等（需要额外的一体化模拟与电源外围） | 最大（3套自举电路、3套去耦，极占地方） |
All articles on this blog are licensed under CC BY-NC-SA 4.0 unless otherwise stated.
